عرض القائمة
الرئیسیة
البحث المتقدم
قائمة المکتبات
إختر اللغة
فارسی
English
العربی
عنوان
Hierarchical modeling for VLSI circuit testing
پدید آورنده
/ by Debashis Bhattacharya, John P. Hayes,Bhattacharya
موضوع
Integrated Circuits -- Vey large scale integration -- Testing,Integrated Circuits -- Vey large scale integation -- Computer simulation
رده
TK
7874
.
B484
1990
کتابخانه
كتابخانه مركزي و مركز اسناد دانشگاه تهران
محل استقرار
استان:
طهران
ـ شهر:
طهران
تماس با کتابخانه :
66466179
-
61112362
-
021
0-7923-9058-x
IR
79747
انگلیسی
IR
Hierarchical modeling for VLSI circuit testing
[Book]
/ by Debashis Bhattacharya, John P. Hayes
Boston, Dordrecht
: Kluwer Academic Publishers
, 1990
x, 159p.
: ill.
; 24 cm
The Kluwer international series in engineering and computer science. VLSI, computer architecture and digital signal processing
انگليسي
Includes bibliographical references (p.[147] - 155) and index
Integrated Circuits -- Vey large scale integration -- Testing
Integrated Circuits -- Vey large scale integation -- Computer simulation
TK
7874
.
B484
1990
Bhattacharya
, Debashis
, author
Hayes
, John P (John Patrick)
, 1944-
Iran
Central Library Of Tehran University
Old cataloging
BL
1
Y
الاقتراح / اعلان الخلل
×
الاقتراح / اعلان الخلل
×
تحذیر!
دقق في تسجیل المعلومات
اعلان الخلل
اقتراح